S10下注机械设备有限公司欢迎您!

ARM存储系统架构非常灵活:S10下注平台

时间:2020-12-25
本文摘要:但一般来说,ROM/FLASH比SDRAM慢很多,在基于ARM的嵌入式系统中,异常中断向量表通常放入RAM。在ARM系统中,存储系统的管理一般用于协处理器CP15,也称为系统控制协处理器。处理器寄存器组可被视为内存层次结构的顶层。

协处理器

ARM存储系统架构非常灵活,可以满足不同环境的嵌入式应用系统的需求。ARM内存系统可以用于非常简单的平板地址映射机制(就像一些非常简单的单片机一样,地址空间是以同样的方式分配的,系统的所有部分都用于物理地址),也可以用于其他技术,获得更强大的内存系统。

例如,系统可以获取各种类型的存储设备,如闪存、只读存储器、静态随机存取存储器等。缓存技术;写存储器技术(写缓冲器);虚拟内存和I/O地址映射技术。大多数系统通过以下方法之一管理简单存储系统。启用缓存以增加处理器和存储系统之间的速度差异,从而提高系统的整体性能。

用于内存同构技术,构建从虚拟空间到物理空间的同构。这种同构机制对于嵌入式系统非常重要。一般来说,嵌入式系统程序都是存储在ROM/FLASH中的,所以在系统断电后需要保留程序。

但一般来说,ROM/FLASH比SDRAM慢很多,在基于ARM的嵌入式系统中,异常中断向量表通常放入RAM。这种需求可以通过使用内存同构机制来满足。系统上电时,ROM/FLASH同构于地址0,可以进行一些初始化处理;当这些初始化处理完成后,SDRAM同构于地址0,系统程序读入SDRAM进行操作,很符合嵌入式系统的需要。

引入存储保护机制,加强系统安全性。引入了一些机制,保证各种I/O操作符组合成内存操作符后需要获得准确的结果。在非常简单的存储系统中,不存在这样的问题。在系统中引入Cache和writebuffer时,必须采取一些特殊措施。

在ARM系统中,存储系统的管理一般用于协处理器CP15,也称为系统控制协处理器。ARM的存储系统由多个级组成,每个级都有特定的容量和速度。图15.1显示了内存的层次结构。

注册。处理器寄存器组可被视为内存层次结构的顶层。这些寄存器内置于处理器内核中,以获得系统中最慢的内存访问。

典型的ARM处理器有多个32位寄存器,其访问时间为ns。图15.1记忆层次凸耦合记忆TCM。要填补Cache面试的不确定性,减少内存。

TCM是一种慢速SDRAM,靠近内核,保证取指和数据操作符的时钟周期数,对于一些拒绝确认不道德的动态算法非常重要。变速器控制模块位于存储器地址图中,可以作为较慢的存储器进行访问。片上Cache内存容量在8 KB到32 KB之间,访问时间约为10ns。

在高性能ARM架构中,可能没有二级片外Cache,容量几百KB,访问时间几十ns。DRAM。

主存可能是几MB到几十MB的动态内存,面试时间在100ns左右。备份内存,一般是硬盘,可能在几百MB到几GB的范围内,访问时间是几十ms,注意TCM和SRAM技术上是一样的,只是结构顺序不同。TCM在芯片上,SRAM在板上。

寄存器

15.1协处理器CP15ARM处理器反对16个协处理器。在程序执行过程中,每个协处理器都忽略了属于ARM处理器和其他协处理器的指令。

当协处理器硬件不能继续执行属于它的协处理器指令时,会产生一个未定义的指令异常。在异常中断处理程序中,硬件操作员可以由软件模拟。

比如系统不包含向量浮点运算符,可以自由选择浮点运算软件模拟包来反对向量浮点运算。CP15,一般称为SystemControlCoprocesssor。

它负责管理大部分已完成的存储系统管理。除了CP15,各种显式存储管理机制中可能不使用其他技术,比如MMU中除了CP15之外的页表技术。在一些没有标准存储管理的系统中,CP15不存在。在这种情况下,协处理器CP15的运算符指令将被视为未定义的指令,并且无法预见该指令的继续执行结果。

CP15包括十六个32位寄存器,编号为0 ~ 15。本质上,一些编号的寄存器可以对应于多个物理寄存器,并且在指令中注册特定的标志位来区分这些物理寄存器。这种机制有点类似于ARM中的寄存器。

在不同的处理器模式下,一些编号相同的寄存器对应不同的物理寄存器。CP15中的寄存器可以是读入的,也可以是写出的,有些是格式化的,可以使用。

扩展协处理器寄存器的运算符时,必须注意以下问题。采访登记类型(仅限于读入/写出/可用格式)。

不同的面试造成不同的功能。编号相同的寄存器是否对应不同的物理寄存器。

寄存器的显式功能。


本文关键词:引入,同构,存储系统,S10下注

本文来源:S10下注-www.bsmgnet.com